AMD Vivado加速Versal自适应SoC的FPGA开发：详解2024最新技术
设计、编译、交付，轻松搞定。更快更高效。 Vivado 设计套件提供经过优化的设计流程，让传统 FPGA 开发人员能够加快完成 Versal 自适应 SoC 设计。
Vivado
19人关注
文章：6 个
浏览：321 次
Vivado技术
FPGA大神用VD100实现图像处理：详解LVDS与Vivado配置
本篇文章来自 FPGA 大神、Ardiuvo & Hackster.IO 知名博主 Adam Taylor。在这里感谢 Adam Taylor 对 ALINX 产品
FPGA调试：VIO/ILA在Vivado中的应用详解
在Vivado中，VIO（Virtual Input/Output）是一种用于调试和测试FPGA设计的IP核，它允许设计者通过JTAG接口实时读取和写入FPGA内部的寄存器
FPGA与DMA技术：AD9280/AD9708 ADC数据采集详解
简介：本文介绍如何利用FPGA和DMA技术处理来自AD9280和AD9708 ADC的数据。首先，探讨了这两种ADC的特点及其与FPGA的接口兼容性。接着，详细说明了使用X
FPGA事件断点集成：提升调试能力的详解
如果对处于全速(at-speed)运行下的FPGA调试，工程师在现有通用“能力技术”基础上，再增加“硬件断点”功能，那么对高速运行FPGA，也就拥有像调试软件程序类似的完整
Zynq UltraScale+ MPSoC：PYNQ 3.1.2移植详解
本教程在 Ubuntu22.04.1 虚拟机中安装了 Xilinx 2024.1 的开发环境，基于该环境从源码编译 PYNQ 3.1.2 工程，生成能够在 ALINX AX